กิจ Undervoltage (ภายใต้แรงดันล็อคออก), มักจะเรียกว่า UVLO
กิจ Undervoltage คือเมื่อแรงดันต่ำกว่าค่าบางอย่างชิปอำนาจไม่ได้รับการคุ้มครอง
ใน DC-DC ชิปการจัดการพลังงานที่มีเสถียรภาพแรงดันไฟฟ้าที่มีความสำคัญโดยเฉพาะอย่างยิ่งความจำเป็นดังนั้นในชิปวงจรรวม undervoltage กิจที่จะเพิ่มความน่าเชื่อถือการใช้พลังงานและความปลอดภัย สำหรับวงจรรวมอื่น ๆ เพื่อเพิ่มความน่าเชื่อถือและความมั่นคงของวงจรวงจรกิจ undervoltage ความสำคัญเท่าเทียมกัน [1]แผนวงจรกิจ undervoltage ต้องง่ายในทางปฏิบัติ แต่ไม่สนใจ undervoltage กิจการใช้พลังงานวงจรทำให้ระบบในระหว่างการดำเนินงานปกติยังคงมีการใช้พลังงานแบบคงที่มีขนาดใหญ่ซึ่งช่วยลดประสิทธิภาพของการใช้พลังงานและการทำงานที่ไม่ถูกต้อง การบริโภคที่เพิ่มขึ้นของระบบระบายความร้อนชิปภาระส่งผลกระทบต่อเสถียรภาพของระบบ
วงจรกิจ Undervoltage ขึ้นอยู่กับกระดาษแบบดั้งเดิมที่มีการจัดแรงดันต่ำต่ำกระบวนการ CMOS อำนาจสงบภายใต้วงจรกิจ undervoltage โดยการจำลอง HSPICE วงจรนี้สามารถทำงานในช่วงแรงดันของ 1.5V ~ 6V เกณฑ์จะปรับพลิกได้อย่างรวดเร็ว เมื่อแรงดันในการทำงานอย่างถูกต้องใช้พลังงานคงที่ของวงจรนี้อาจจะน้อยกว่า2μW วงจรนี้เป็นเรื่องง่ายและง่ายต่อการดำเนินการโดยใช้กระบวนการ CMOS มาตรฐานสามารถใช้แบตเตอรี่ขับเคลื่อนชิปการจัดการพลังงานแบบพกพาหรืออุปกรณ์สำหรับการป้องกันวงจร undervoltage
undervoltage งานวงจรกิจ
หลักการพื้นฐานของวงจรกิจ undervoltage แสดงในรูปที่ 1 วงจรรวมถึงการสุ่มตัวอย่างวงจรแรงดันเปรียบเทียบบัฟเฟอร์ส่งออกและห่วงความคิดเห็น vcc เป็นแรงดันไฟฟ้าที่จะได้รับการตรวจพบตัวต้านทาน R2, R3, R4 แบ่งแรงดันไฟฟ้าที่ประกอบด้วยวงจรการสุ่มตัวอย่าง Vcc, Vcc เพื่อให้บรรลุการสุ่มตัวอย่าง NMOS สวิทช์ MNL ต้านทาน R1 และเปรียบเทียบสำหรับการเปรียบเทียบแรงดันไฟฟ้าตัวอย่าง VTH และ MNL เปรียบเทียบและ ผลการเปรียบเทียบผล; กลับ INV1 และ INV2 วงจรบัฟเฟอร์องค์ประกอบผลผลิตของเปรียบเทียบสำหรับการสร้างรูปร่างบัฟเฟอร์สัญญาณและเพิ่มกำลังการผลิตไฟฟ้าของวงจร; พีมอสสลับ MP1 เป็นห่วงความคิดเห็นที่เป็นบวกวงจร hysteresis สามารถดำเนินการเพื่อป้องกันไม่ให้ วงจรใกล้ Vcc แนบแน่นเกณฑ์เพิ่มความมั่นคงของระบบ ปรับ R2, R3, R4 ขนาดที่สามารถประสบความสำเร็จในการป้องกันเกณฑ์ undervoltage Vcc ที่แตกต่างกันและปริมาณ hysteresis
|